蜗窝科技

请教一个问题： 假设在旧的linux上面，HZ＝100，也就是10ms为周期产生timer irq，那么系统中所有的软件timer的精度只能够到10ms的级别，系统产生timer irq的频率就是一秒有100次。 换成新的架构，有no hz，tickless的模式，假设系统支持了高精度timer，但是为了调度器考虑，仍然产生了一个hz＝100的hrtimer。 在系统正常运行过程中，假设一段时间内一直有工作的进程在运行，轮不到idle进程运行，那么这段时间内，系统中每秒钟产生100次hrtimer，为调度器使用，另外还会有一些精度更高的比如ns级别的hrtimer也会产生irq，所以对比旧的架构来看，新的架构下面如果系统负荷大的时候，timer中断反而会更多。 假设系统空闲，变成了idle模式，那么旧的架构下面，如果cpuidle的级别不够深，会每秒被timer irq唤醒100次，几乎就是不能idle。而新的tickless架构下面，在idle之前把sched timer停掉了，因此idle过程中除非有其它hrtimer到期，否则不会被调度器使用的timer唤醒。 请问理解是否正确？谢谢。

@linuxer 你好，有些概念我看了之后还是觉得有点模糊，麻烦你帮忙解答一下，多谢。抱歉我对这一块的理解有欠缺，似懂非懂，要真正做一遍才能彻底领悟，目前的问题本身也许也存在问题，请你包涵。 我们的SOC采用一个单核的A5，由于A5单核模式下面不支持ARM的generic timer架构，于是只能自己去搭这个timer的架构。目前是用一个56 bit的的system counter放在always-on里面，这个counter一直不停下，如果要读取的话是通过mem map方式读取。由于A5 core里面没有集成timer，因此在SOC级别放了一个32 bit的timer，同样通过mem map方式读取和配置timer。下面的这些问题我没有想明白： 1. 在我们自己的架构下，arm_arch_timer.c 是不是就不能直接用了? 比如timer肯定不能直接使用这个模块的代码，因为我们用的不是ARM的timer IP，因此寄存器不一样。 2. system counter我准备按照ARM的代码创建: static struct clocksource clocksource_counter = { .name = "arch_sys_counter", .rating = 400, .read = arch_counter_read, .mask = CLOCKSOURCE_MASK(56), .flags = CLOCK_SOURCE_IS_CONTINUOUS | CLOCK_SOURCE_SUSPEND_NONSTOP, }; 上面是照抄的，我觉得应该不需要改动什么，自己实现一下read函数就行了。 3. timer，这个需要去实现clock_event_device结构体，我准备照抄kernel里面tegra现成的： static struct clock_event_device tegra_clockevent = { .name = "timer0", .rating = 300, .features = CLOCK_EVT_FEAT_ONESHOT | CLOCK_EVT_FEAT_PERIODIC, .set_next_event = tegra_timer_set_next_event, .set_mode = tegra_timer_set_mode, }; CLOCK_EVT_FEAT_PERIODIC这个flag需要置位吗？ARM的代码里面似乎没有置位。假设我不主动置位，会影响系统的什么特性吗？ CLOCK_EVT_FEAT_C3STOP这个flag是否需要置位？我看ARM把cp15类型的per cpu timer置位了这个flag，但是其它mem map的timer没有置位，我们用的是mem map类型的，所以这个不需要置位。 还有个问题：这个timer的精度只有300，在我们SOC里面全靠它来更新ktime，这样的架构是否有问题？是否有可能改进设计？ 4. 我看到kernel里面有关于broadcast timer的代码，在我们的SOC里面只有单核A5，是否完全不需要考虑这一块的设计？当它不存在就可以了？下面两个config不知道是否需要打开？ CONFIG_ARCH_HAS_TICK_BROADCAST=y CONFIG_GENERIC_CLOCKEVENTS_BROADCAST=y 5. 单核的A5, timer不在core里面，假设用了no_hz，那么如果进入cpuidle，这个timer是关还是开呢？我觉得必须开着，否则下一个timer中断就不会过来了因为timer关闭了。 6．单核A5， timer不在core里面，假设用了no_hz，那么如果进入suspend，这个timer是关还是开呢？我觉得可以关闭，因为我们的system counter放在always-on里面，系统resume的时候可以通过读取system counter来补偿ktime。并且kernel suspend的时候普通的软件timer是不可能唤醒系统的，所以这个timer可以关闭。 7. 假设这是别家的芯片，多核A5, SMP，并且采用了ARM generic timer的架构，那么它是怎么运作的？ 当cpu3进入cpuidle的时候，cpu3的core被clk gating了，那么cpu3的timer可能也被停止了，这时候是需要借助同一个cluster里面其它的cpu来给cpu3 broadcast timer中断吗？ 这里涉及到一个设计逻辑：在cpu3进入cpuidle之前，cpu3是否会判断和计算一下下一个到期的timer，如果下一个timer很快到期，cpu3有两种选择，要么完全依赖于cpu0~cpu2的broadcast timer irq，直接idle。要么干脆不idle了先处理完下一个timer事件再说。我猜应该是前一种，甚至可以理解为cpu3执行idle代码的时候不会判断到期的timer，直接发出一个broadcast timer的广播，告诉其它cpu接管timer事件，然后cpu3直接idle。 8. broadcast这种行为，是由同一个cluster里面的其它cpu利用自身的cp15 timer的中断来广播给已经idle的cpu，还是全局的mem map的timer利用自身的timer中断来广播给所有的cpu？我觉得后者的可能性更高一些，假设一个cluster里面有cpu0~cpu3，假设cpu3进入cpuidle并且timer停止了，那么cpu0, cpu1, cpu2的timer仍然在运行中不受影响，一个全局的具有broadcast功能的timer会负责记录cpu3上面的下一个唤醒事件，等触发时间到来的时候，全局timer负责唤醒cpu3,这个过程中cpu0, cpu1, cpu2并不会接收这个广播事件，因为它们自身的cpu timer运行良好并不需要全局timer的帮助。理解是否正确？ 9. cpuidle的时候per-cpu的timer是否关闭是否要看进入idle的级别？如果是最浅的级别，cpu简单执行了WFI，那么这种情况下per-cpu的timer应该不会停下，所以下一个event到期了之后cpu可以顺利被per-cpu timer唤醒。 如果进入的idle级别很深，肯定会关闭per-cpu timer， 这时候对系统架构来说是不是必须有一个全局的broadcast timer存在？否则的话这个idle的cpu就不能正常处理tick了，是不是会有问题？ 有没有可能其它没有idle的cpu通过IPI来广播timer event给这个已经idle的cpu? 问题有点多，有点长，不好意思。期待你的耐心解答，先谢过了 :)

Quote:"当然，还有一点要注意，那就是在访问Per-CPU变量的时候，不能调度，当然更准确的说法是该task不能调度到其他CPU上去。目前的内核的做法是在访问Per-CPU变量的时候disable preemptive" 谈一点感想，有不对的地方请指出： 引入per-cpu变量的原因就是文中所说的，每个cpu都在自己的变量副本上工作，这样每次读写就可以避免锁开销，上下文切换和cache等一系列问题。假设当前task运行在其中一个core cpu0上且获得了var在该cpu上的本地副本，然后该task在操作该副本的过程中因被抢占而转移到另外一个core cpu1上运行，那么接下来cpu1将会继续操作该变量副本（属于cpu0），违反了“每个cpu都工作在自己副本上”这样一个前提，该机制就乱套了。 上面是我所认为的disable preemptive的初衷，就是在操作per-cpu副本的过程中防止task调度到其他cpu上去。但同样的get_cpu_var(var)的时候也disable了本CPU的调度。我想了下，在这样的场景下disable本cpu的调度好像没有必要，我理解为disable preemptive的副作用。

@klaus：致敬就客气了，大家多多交流！欢迎！~~

@klaus：非常欢迎啊。我和linuxer还曾经写过一篇100多页的ALSA的设计概念（公司这样叫的，其实就是分析文章），你发出来大家可以多多交流一下啊。

我最近看了一下linux的alsa框架，有一些自己的理解，准备形成文章，不知道可否贡献给wowo。

两年前看到过wowo，我一闪而过，再次看到wowo，我果断注册。向大家学习了。同时向wowo致敬！

@linuxer：好的，已经看的差不多了。写了思路和笔记，真要发表，担心文字表达跟你差距太大~！ 另外，在哪可以写?

@shoujixiaodao：这些是小driver，只要方便，怎么做都成的。

@wowo：目前手机平台没有把pmu也集成吧，除了发热，PMU工艺一般和AP也不同，比较难集成。并且现在主流的方式是用2个PMU,把pmu集成的一般在feature phone时代。