wowo
DRI所在的应用场景,远比Framebufffer复杂,因为硬件可以做很多事情,我们举一个支持双显的例子(这在现今的消费类系统是很常见的):
Plane 0--------------\
|
Plane 1----------\ |
| |
V V
Plane 2---->CRTC0------>Encoder0---->LCD
(Scanout buffer 0)
Plane 3----------\
|
V
Plane 4---->CRTC1------>Encoder1---->HDMI
(Scanout buffer 1)
问题的关键点是:
1)Application可以同时送给DRI 7个framebuffer(Plane和Scanout buffer都是由framebuffer表示)。
2)而我们的硬件(CRTC),可以对这多个buffer自行处理(缩放、叠加、Alpha混合等)后,驱动显示控制器(Encoder)输出。
在这个过程中,我们不能简单的抓取任何一个framebuffer就可以完成屏幕录像。如果要做,只能在如下的2几个地方做:
1)我们的CRTC在将合成后的图像送到Encoder的时候,同时送一份给内存,其实就是硬件的回写功能。
2)由Application自行完成(这里的Application可能是合成器,如Wayland)。Application在将buffer送给CRTC的同时,调用软件API(OpenGL等))将这些buffer合成为一个,然后保存成文件。至于合成器是够提供这个功能,我也不是很清楚,要看你是使用什么样的GUI系统。
当然,如果系统没有Plane,每个CRTC也就只有一个Scanout buffer,就可以将DRI降级为简单的framebuffer设备。旧的方法(/dev/fbX)依旧是可行的。
《Linux graphic subsystem(2)_DRI介绍》 发表时间:2016-01-25 15:16
momo
@wowo:谢谢wowo。录屏的确是应用层的事情,但底层应该开放相应的entity给应用录屏,比如说
FrameBuffer显示框架可以通过访问/dev/fb0来录屏,Android应该也可以访问/dev/ graphics/fb0来录屏(没做过Android,此处仅是猜测)。DRI开放给应用程序的entity有/dev/dri/card0和/dev/dri/controlD64,而据我所知都不能用来录屏(也许可以只是我不知道)。所以想请教一下wowo,在DRI显示框架下,有什么好的办法或者建议来录屏?
《Linux graphic subsystem(2)_DRI介绍》 发表时间:2016-01-25 10:44
wowo
@momo:录屏不应该和底层的实现有关,因此一般都在合成器(Composer)里面做。例如Android,录屏也是一个Display device,只是目的地是内存。
《Linux graphic subsystem(2)_DRI介绍》 发表时间:2016-01-25 08:39
momo
wowo 提个问题,在DRM/KMS显示框架下应该如何录屏呢?
FrameBuffer显示框架下录屏比较容易实现。
谢谢~
《Linux graphic subsystem(2)_DRI介绍》 发表时间:2016-01-23 13:53
郭健
@Nadia永远:前面有一个条件:我们假设CPU 0最近经历了太多cache miss,以至于它的message queue满了
因此,即便是cpu0执行了a=1,从而导致向其他cpu发送Invalidate消息,但是这个消息由于message queue是满的,无法传递给Node 1上的CPU2
《Why Memory Barriers中文翻译(下)》 发表时间:2016-01-22 16:04
Nadia永远
@郭健:问题是cpu0一开始执行了a=1会向cpu2发送Invalidate, cpu2响应Invalidate 把变量a放入Invalidate queue。接下来由于cpu2在执行x=a之前有smp_rmb(),cpu2需要先处理Invalidate queue,这就导致变量a从Node2的cache中删除。然后就有了我的疑问。。
《Why Memory Barriers中文翻译(下)》 发表时间:2016-01-22 12:47
郭健
@Nadia永远:如果CPU2的local cache中就有a变量的值,那么CPU2根本不会发送read message,当然也就不需要等read response了
《Why Memory Barriers中文翻译(下)》 发表时间:2016-01-22 08:33
Nadia永远
感谢你的翻译,有个问题一直没有想明白想请教一下
在Example 1中cpu2在执行x = a时由于先前cpu0执行a=1导致a的值并没有在node2 cache中。那么cpu2需要Read从cpu0获得a的值。虽然cpu0的Message queue满了。但是cpu2只有获得了a的值才会继续执行。所以cpu2会等待cpu0的Read Response然后继续执行。那么assert失败也就不会成立。
《Why Memory Barriers中文翻译(下)》 发表时间:2016-01-21 23:11
共7844条493/785上一页 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191 192 193 194 195 196 197 198 199 200 201 202 203 204 205 206 207 208 209 210 211 212 213 214 215 216 217 218 219 220 221 222 223 224 225 226 227 228 229 230 231 232 233 234 235 236 237 238 239 240 241 242 243 244 245 246 247 248 249 250 251 252 253 254 255 256 257 258 259 260 261 262 263 264 265 266 267 268 269 270 271 272 273 274 275 276 277 278 279 280 281 282 283 284 285 286 287 288 289 290 291 292 293 294 295 296 297 298 299 300 301 302 303 304 305 306 307 308 309 310 311 312 313 314 315 316 317 318 319 320 321 322 323 324 325 326 327 328 329 330 331 332 333 334 335 336 337 338 339 340 341 342 343 344 345 346 347 348 349 350 351 352 353 354 355 356 357 358 359 360 361 362 363 364 365 366 367 368 369 370 371 372 373 374 375 376 377 378 379 380 381 382 383 384 385 386 387 388 389 390 391 392 393 394 395 396 397 398 399 400 401 402 403 404 405 406 407 408 409 410 411 412 413 414 415 416 417 418 419 420 421 422 423 424 425 426 427 428 429 430 431 432 433 434 435 436 437 438 439 440 441 442 443 444 445 446 447 448 449 450 451 452 453 454 455 456 457 458 459 460 461 462 463 464 465 466 467 468 469 470 471 472 473 474 475 476 477 478 479 480 481 482 483 484 485 486 487 488 489 490 491 492 493494 495 496 497 498 499 500 501 502 503 504 505 506 507 508 509 510 511 512 513 514 515 516 517 518 519 520 521 522 523 524 525 526 527 528 529 530 531 532 533 534 535 536 537 538 539 540 541 542 543 544 545 546 547 548 549 550 551 552 553 554 555 556 557 558 559 560 561 562 563 564 565 566 567 568 569 570 571 572 573 574 575 576 577 578 579 580 581 582 583 584 585 586 587 588 589 590 591 592 593 594 595 596 597 598 599 600 601 602 603 604 605 606 607 608 609 610 611 612 613 614 615 616 617 618 619 620 621 622 623 624 625 626 627 628 629 630 631 632 633 634 635 636 637 638 639 640 641 642 643 644 645 646 647 648 649 650 651 652 653 654 655 656 657 658 659 660 661 662 663 664 665 666 667 668 669 670 671 672 673 674 675 676 677 678 679 680 681 682 683 684 685 686 687 688 689 690 691 692 693 694 695 696 697 698 699 700 701 702 703 704 705 706 707 708 709 710 711 712 713 714 715 716 717 718 719 720 721 722 723 724 725 726 727 728 729 730 731 732 733 734 735 736 737 738 739 740 741 742 743 744 745 746 747 748 749 750 751 752 753 754 755 756 757 758 759 760 761 762 763 764 765 766 767 768 769 770 771 772 773 774 775 776 777 778 779 780 781 782 783 784 785 下一页
功能
最新评论
- wiryls
时隔多年无意间看到这篇文章,回想起前段时间也有想过类似的问题... - linzai
大佬你好,你在文中多次使用crash,但是crash是需要d... - cheng
坚持更新,佩服 - rankie007
老师好,我们在KVM虚拟化开发过程中需要适配不同厂家的CPU... - bsp
kernel是不建议使用浮点运算的,尝试回答一下: 1.使... - donge
@test:有道理
文章分类
随机文章
文章存档
- 2024年2月(1)
- 2023年5月(1)
- 2022年10月(1)
- 2022年8月(1)
- 2022年6月(1)
- 2022年5月(1)
- 2022年4月(2)
- 2022年2月(2)
- 2021年12月(1)
- 2021年11月(5)
- 2021年7月(1)
- 2021年6月(1)
- 2021年5月(3)
- 2020年3月(3)
- 2020年2月(2)
- 2020年1月(3)
- 2019年12月(3)
- 2019年5月(4)
- 2019年3月(1)
- 2019年1月(3)
- 2018年12月(2)
- 2018年11月(1)
- 2018年10月(2)
- 2018年8月(1)
- 2018年6月(1)
- 2018年5月(1)
- 2018年4月(7)
- 2018年2月(4)
- 2018年1月(5)
- 2017年12月(2)
- 2017年11月(2)
- 2017年10月(1)
- 2017年9月(5)
- 2017年8月(4)
- 2017年7月(4)
- 2017年6月(3)
- 2017年5月(3)
- 2017年4月(1)
- 2017年3月(8)
- 2017年2月(6)
- 2017年1月(5)
- 2016年12月(6)
- 2016年11月(11)
- 2016年10月(9)
- 2016年9月(6)
- 2016年8月(9)
- 2016年7月(5)
- 2016年6月(8)
- 2016年5月(8)
- 2016年4月(7)
- 2016年3月(5)
- 2016年2月(5)
- 2016年1月(6)
- 2015年12月(6)
- 2015年11月(9)
- 2015年10月(9)
- 2015年9月(4)
- 2015年8月(3)
- 2015年7月(7)
- 2015年6月(3)
- 2015年5月(6)
- 2015年4月(9)
- 2015年3月(9)
- 2015年2月(6)
- 2015年1月(6)
- 2014年12月(17)
- 2014年11月(8)
- 2014年10月(9)
- 2014年9月(7)
- 2014年8月(12)
- 2014年7月(6)
- 2014年6月(6)
- 2014年5月(9)
- 2014年4月(9)
- 2014年3月(7)
- 2014年2月(3)
- 2014年1月(4)