DMB DSB ISB以及SMP CPU 乱序

作者:forion 发布于:2014-8-15 16:57

不知道大家对DMB DSB ISB以及SMP CPU 乱序,有没有认识。我想在这个讨论贴上面来跟大家讨论一下。

标签: SMP 内存屏障 DSB DMB ISB

评论:

forion
2014-08-18 10:15
http://community.arm.com/groups/processors/blog/2011/03/22/memory-access-ordering--an-introduction
可以参考上面网址。
forion
2014-08-18 11:32
@forion:一共有3篇文章,老外写的东西还是系统一些,而且深入准确一些。
linuxer
2014-08-18 12:18
@forion:不错的文章。不过,真正理解这些概念可能需要深入理解CPU的设计。Forion,看你对底层软件非常感兴趣,是不是你做的工作和硬件相关?有没有兴趣设计一款简单的CPU?我们网站的项目还是空的,有机会大家可以考虑一些有趣的项目来做一做,玩一玩
forion
2014-08-18 13:48
@linuxer:之所以提到这几个,是因为之前遇到一个问题,debug了两个月,发现是android上面SMP的宏没有开,因为那个bug,所以对这几条指令还有SMP有一定的了解。我的工作是IC CHIP driver,所以会跟硬件或者ASIC打交道。如果有时间可以啊,不过加班比较严重,很可能有没有稳定的充裕的时间。不知道你要做个什么呢?我对cpu的架构也是很有兴趣了解的。
linuxer
2014-08-18 18:30
@forion:如果做通用意义的CPU core,我想那一定是玩玩而已,短时间内,不可能有突破(超越ARM或者X86),如果要做可能只能在一些特别的专业市场发掘需求。
我有考虑做一个小的RF模块,一定要非常小。在这样的条件下,如果有一个FPGA,可以集成我们这个小的RF模块的功能,例如USB device、一个简单的CPU,高速ADC,这样的FPGA加上RF模拟前端的电路是否有可能组成一个size非常小的RF模块呢?
Size小而且功耗极低的RF模块应该有可能有一些现实的意义

但是,对于软件工程师而言,做这样的项目有点异想天开吧!我有时候太理想化......
linuxer
2014-08-16 14:31
ARMV7提供了三条指令
Data Memory Barrier(DMB)
Data Synchronization Barrier(DSB)
Instruction Synchronization Barrier(ISB)
原来ARMV6是通过cp15寄存器操作的。

对于这些memory barrier相关的内容,原来有些印象,不过从来没有很系统的整理过。forion,你要不要帮忙整理一下。呵呵~~~

乱序执行(out-of-orderexecution)这个就是真的没有概念了,应该是和CPU设计相关的

发表评论:

Copyright @ 2013-2015 蜗窝科技 All rights reserved. Powered by emlog