蜗窝科技

刚开始学习，受益良多，会继续跟进！

@wowo：wowo大神，请问反编译出来的dts文件可以直接用来生成dtb文件吗？

@wowo：我也是用的emlog的主机，但没有用emlog，主机在美国，前几天他们的美国主机被黑了，所有的资料及备份全没了，幸好我自己有备份。。我觉得博主最好找个好点的主机或服务器，比如新浪云，阿里云等，不然这么好的一个博客没了，实在是太可惜了。

一直一来，有一个和原语操作类似概念（临界段）代码不解， task1: 1 add_waitqueue(); 2 set_current_state(TASH_UNINTERRUPTIBLE); 3 schedule(); 上面的代码是大多同步机制使用的，让线程进入阻塞的一种方式，个人的理解，对于1,2,3的所有操作应该是一个 临界段，但是内核中所的代码都是这样操作。比如如果在２和３的操作中发生抢占，而获得运行的线程，正好release 相关的资源，并把task1从相应的waitqueue中移除，而当task１再次运行时，接着进行schedule，让自己让出cpu，　但此时的task１则丢失了此次的信号。不知道自己应该从哪方面去理解类似的这种场景，希望解惑！

@wenky：非常感谢wenky的建议，由于对ARM64的理解不是很深刻，有些表述不清或者错误的地方，还请多指正、讨论。 关于A64指令集的定义，确实不太好表述，因此本文只是如实引用了ARM白皮书（ARMv8_white_paper_v5.pdf）中的说法：“Does ARMv8 need to be considering a full 64-bit instruction set architecture with its larger virtual address space architecture or not?”，也即64-bit指令集。至于这里的64-bit到底指的是什么，由于不想在这个介绍性的文档中带入太多信息，就没有提。是的，您的说法是正确的，指令编码是32位，通用寄存器等，是64位。 关于内存寻址，您说的也很正确，和总线以及内存管理单元有关，和指令集无关，但这并不是A64关心的地方。对于物理内存，ARMv7+LPAE是可以解决4GB的限制，但虚拟内存怎么办？这才是A64关心的地方。 正因为有MMU的存在，内存寻址才可以和指令集剥离开来，CPU访问虚拟地址，MMU将之转换为物理地址（理论上可以是任何范围）。但虚拟地址的范围由什么决定的呢？可以参考下面的表述（希望后续能以单独的文章和大家讨论AArch64的内存模型，这里就不再细述了）： The A64 instruction set supports 64-bit addresses. The valid address range is determined by the following factors: • The size of the implemented virtual address space. • Memory Management Unit (MMU) configuration settings.

@faxiang1230：你再仔细看看Distributor，cpu interface和cpu的结构图，然后思考这样一个问题：如果cpu 0想要把某个SPI送达自己，那么它应该怎么做？如果拓扑结构是： cpu interface 0 －－－－－> cpu 0 cpu interface 1 －－－－－> cpu 1 ....... cpu interface 7 －－－－－> cpu 7 那么实际上设定到GIC_DIST_TARGETx（x和你要设定的SPI中断号相关）寄存器的mask是0b00000001，不过实际上，拓扑结构并发总是那么一一对应，假设拓扑结构如下： cpu interface 0 －－－－－> cpu 4 cpu interface 1 －－－－－> cpu 1 cpu interface 2 －－－－－> cpu 2 cpu interface 3 －－－－－> cpu 3 cpu interface 4 －－－－－> cpu 0 cpu interface 5 －－－－－> cpu 5 cpu interface 6 －－－－－> cpu 6 cpu interface 7 －－－－－> cpu 7 在这样的结构下，cpu 0想要把某个SPI送达自己应该怎么办？实际上该SPI的中断信号是需要送到cpu interface 4，其实也就是送达了cpu0。这时候，cpu 0在set affinity的时候需要设定的mask就是0b00010000，对应cpu interface 4. 那么，如何得到cpu和cpu interface之间的拓扑呢？当然通过read only的寄存器了，这些都是芯片设计的时候就确定的结构。使用哪个寄存器呢？ 我们知道SGI和PPI不需要使用GIC_DIST_TARGET控制target CPU。SGI送达目标CPU有自己特有的寄存器来控制（Software Generated Interrupt Register），对于PPI，其是CPU私有的，因此不需要控制target CPU。GIC_DIST_TARGET0～GIC_DIST_TARGET7是控制0～31这32个interrupt ID（SGI和PPI）的target CPU的，但是实际上SGI和PPI是不需要控制target CPU的，因此，可以借用这些TARGET寄存器。

@faxiang1230：如果每个Dist都需要GIC_DIST_TARGET0~GIC_DIST_TARGET7，那么8×8应该有64个GICD_ITARGETSR，但是GIC-400的文档上是这样的： 0x800 - 0x81C GICD_ITARGETSRn---共计28个，对不上啊？ 而且读出来的值也不对，很困或。

@piter：那为什么读出来的是0b00010000值？不懂啊，睡不着觉。

版主，A64指令集可不是指ARMv8指令集是64位的，"Each instruction in A64 is defined within a fixed length 32-bit instruction."。实际上指令集只是对指令的一种编码方式，32位的编码对目前来说已经够用了。64位主要是指寄存器的宽度是64位，另外内存寻址范围跟寄存器的宽度也没关系，取决于处理器内部的总线宽度，实际上ARMv8寻址也只用到了48位。Intel32位的处理器内部寻址总线也远远不止32位。阅读量越来越大、请及时修正~~

比有些平台介绍自己的dts格式的描述文档还清晰！必须赞！