蜗窝科技

@wowo：我的理解是：信号量依赖软件的调度，所以cpu还干活。而使用WFE的spinlock。则cpu进入低功耗模式。不干活了。

我也一直疑惑这两条指令，今日才明白。如拨云见日。感谢！

@wowo：一般嵌入式芯片深度休眠的话，会关掉大部分的电，包括CPU CORE,IO，SOC的各个IP的电等，保留DDR CORE，wake up core ,bp core 电压等，关掉大部分CLOCK，这也和具体的IC 设计相关，SOC内部一般会有相应的module,深度休眠的话，一般通过power按键，或者来电唤醒，或者电压过低也会唤醒，这个时候设备基本停下了所有的工作，连CPU电都下了，磁盘上电，这个还用纠结吗，你给它电，给他clock，软件再调用resume，不就可以了，自己写驱动，哥们你想多了，驱动就是驱动，哪有你想的那么复杂，驱动如果负责这么多，那还要kernel core层干嘛

非常清晰的解答，让我对idle的理解又深了一层，请问cpu local timer在哪种idle情况下会停，在哪种idle模式下仍然运行，这个描述是不是在ARM ARM里面？之前没有仔细读过timer相关的章节，回头要好好研究一下，否则自己的SOC做出来都不知道怎么用。。。 如果有其它参考文档请告知。 再次感谢你的回答。

@linuxer：非常感谢你的耐心解答，笔误。。。

@linuxer：@linuxer ： 非常干你你的耐心回答。 关于CLOCK_EVT_FEAT_C3STOP的设置，我的理解是：假设我们系统只有一个A5 core，SOC里面假设有5个timer。那么在cpu idle的时候就算我把和A5绑定的那个local timer关闭了，我仍然要让另外一个timer来做广播，似乎多次一举，还不如直接让A5的local timer一直运行着，毕竟在我们的架构下面local timer就是普通的SOC timer，不存在哪一个更省电的问题。这样子我在定义clock event device的时候不应该设置CLOCK_EVT_FEAT_C3STOP这个flag，同时也不应该开启那两个broadcast的config， 不知道理解是否正确？ 期待你对我其它问题的解答 ：）

@callme_friend：不要担心质量什么的，能否分享给大家就是很好的开端

@callme_friend：登录之后，在管理界面有一个写文章的标签，点击进去就可以写文章了。当然，也可以offline写，这时候可以使用Windows Live Writer

@buyit：在我们自己的架构下，arm_arch_timer.c 是不是就不能直接用了? 比如timer肯定不能直接使用这个模块的代码，因为我们用的不是ARM的timer IP，因此寄存器不一样。 －－－－－－－－－－－－－－－－－－－－－ 的确是不能直接使用了。不过听你的描述，你们是A5单核系统，因此cpu core中没有local timer，这时候，system counter和HW timer都集成在SOC上的一个HW block中，这时候使用arm_arch_timer.c作为参考其实不是那么适合，建议使用PXA系列的timer程序做参考就OK了。 CLOCK_EVT_FEAT_PERIODIC这个flag需要置位吗？ARM的代码里面似乎没有置位。假设我不主动置位，会影响系统的什么特性吗？ －－－－－－－－－－－－－－－－－－－－－－－－－－－－－ 这个flag和底层硬件是否有周期性产生timer中断相关，如果硬件有这个能力，当然要设定并且在clock event device中实现set_mode这个callback函数。如果不设定这个标记也没有关系，这也意味着底层的hw timer只是支持one shot mode，那么tick device layer会帮你用one shot mode来模拟周期性的timer中，具体参考tick_setup_periodic代码 CLOCK_EVT_FEAT_C3STOP设定问题 －－－－－－－－－－－－－－－－－－－－－－ 其实我的文档中已经描述过这个问题。这个是和cpu idle的实现有关，如果你们打算设计的cpu idle状态不会导致HW timer停止工作就不需要设定这个bit。 还有个问题：这个timer的精度只有300，在我们SOC里面全靠它来更新ktime，这样的架构是否有问题？是否有可能改进设计？ －－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－ timer的rating是300不意味timer的精度就是300，实际timer的精度是和system counter以及HW timer的输入的clock设定相关的 我看到kernel里面有关于broadcast timer的代码，在我们的SOC里面只有单核A5，是否完全不需要考虑这一块的设计？当它不存在就可以了？下面两个config不知道是否需要打开？ －－－－－－－－－－－－－－－－－－－－－－ 没有CLOCK_EVT_FEAT_C3STOP的问题则不需要打开 单核的A5, timer不在core里面，假设用了no_hz，那么如果进入cpuidle，这个timer是关还是开呢？我觉得必须开着，否则下一个timer中断就不会过来了因为timer关闭了。 －－－－－－－－－－－－－－－－－－－－－－－－－－－－ 设计是平衡的艺术。打开timer、功耗增加，关闭timer、虽然降低功耗，但是会增加软件的复杂度（需要进行特别的设计）。你问的这个问题是一个SOC设计的问题，不是一个时间子系统的软件设计问题，当然，最终的答案来自你们的产品需求。 其他问题改天再回答吧，^_^

@buyit：所以对比旧的架构来看，新的架构下面如果系统负荷大的时候，timer中断反而会更多。 －－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－ 的确，新的内核架构下，timer的中断会更多，但对于高性能的CPU而言，增加的中断次数可以忽略不计的。在旧的架构下，由于不支持高精度timer，因此，原本散布在各个ns时间点上的timer事件都并入到一个10ms的timer 中断event上来，因此中断次数当然比较少。 请问理解是否正确？ －－－－－－－－－－－－－－ 理解基本正确，除了“cpuidle的级别不够深”这句话。在多核架构下，timer硬件往往build in在cpu core上，因此，当cpu进入的idle级别比较深的时候，有可能local timer也进入inactive状态，这导致该硬件timer无法触发timer到期的中断事件。而实际上，cpu idle状态的时候需要硬件timer处于working状态。 这里使用新旧架构有些模糊，更准确的描述是：在有tick的内核中，每个cpu core上的swapper进程在被调度到的时候都会控制本cpu core进入idle状态，无论cpuidle的级别深或者不深，cpu都会每秒被timer irq唤醒100次。当然，如果cpu core定义了多种idle状态并且在较深的状态的时候导致local timer进入inactive状态，这时候，需要其他的手段来解决（tick broadcast framework）timer唤醒问题