linuxer
    @anchen:你遇到的这个问题其实就是cache coherence的问题。根据你的描述,DMAC总是通过ACP访问L2 cache,而这就导致了你无论使用O_SYNC或者不使用O_SYNC都是错误的: 1、使用了O_SYNC,那么你的驱动在访问mmap返回的那些地址的时候是non cache的,也就是说,数据直接去到main memory,而不会操作L2 cache。对于DMAC,它的访问需要通过L2 cache,由于第一次访问的时候,L2是all invalidate的,因此数据访问都是cache miss的,需要从main memory加载数据并更新到L2 cache。后续,程序再次更新通过mmap返回的那些地址进行数据更新的时候,直达main memory,但是DMAC在访问的时候,L2 cache hit,从而不会访问main memory,从而导致运行失败。 2、不使用O_SYNC的时候,你的驱动在访问mmap返回的那些地址的时候是cache的,但是首先进入的是L1 cache(我猜测cache 策略是write back的),而不会操作L2 cache,因此,DMAC也不能从L2中获取正确的数据。 怎么破呢?我觉得首先是应该mapping成cache的,但是要辅以一些同步的手段和cache维护的指令。也就是说,当你的程序通过mmap返回的那些地址完成数据更新之后,要clean到POC,让系统中的所有的observer(CPU core和DMAC等等)看到一致性的数据。 BTW, invalidate操作不适合,我们这个场合需要的是将L1的数据write back到L2,invalidate是将cache中的数据设置为无效。另外,cache操作其实无法操作到指定的某个level的cache,只能是poc或者是pou。不过其实你没有详细描述你系统的memory hierarchy,因此上面我建议使用poc。
    wowo
    @anchen:我觉得你的需求应该就是invalidate l2 cache? 以arm平台为例,其实就是一条写p15协处理器的指令(当然,需要一些内存屏障操作)。 arm平台为这个需求抽象出来了一系列的接口,头文件在:arch/arm/include/asm/outercache.h 可以参考kernel中某些CPU的实现,例如:arch/arm/mm/cache-feroceon-l2.c 当然,如果粗暴一些,你也可以自己写一个,开放给用户空间程序使用。 不知道还有没有其它好的方法?知道的同学也吱一声~~~
    anchen
    @linuxer:感谢您的回复!看来我理解错了,但其实我两个都试了,无论是加还是不加 O_SYNC,结果似乎都是直接写入最终的设备地址,而没有同时更新到cache。有没有什么办法可以满足我的要求,写入最终设备的同时,更新到cache?或者说,如何在更新物理设备的同时,能够在用户空间,失效相对应的那部分cache?对现在的情况来说,我只要求物理memory和L2 cache能保持一致就可以了。
    西人
    @linuxer:哦,我明白了,谢谢linuxer不耐其烦的答惑,^_^
    linuxer
    @linuxer:@西人,对于bounded类型的workqueue,其实不需要workqueue->pwqs这个链表也OK的,当需要遍历一个workqueue上的所有pool_workqueue节点的时候,通过workqueue->cpu_pwqs就OK了,但是,这仅限于bounded类型的workqueue,对于unbound类型的workqueue,其线程池不是per cpu的,workqueue->cpu_pwqs也就没有节点,只能是依靠workqueue->pwqs这个链表了。虽然这个设计看起来有些冗余,不过当flush或者destroy一个workqueue的时候,不需要区分workqueue的类型,直接使用for_each_pwq就可以遍历一个workqueue上的所有pool_workqueue了。
    西人
    @linuxer:那我觉得既然已经在workqueue->cpu_pwqs有pool_workqueue的节点了,为什么还要有workqueue->pwqs这个链表来多此一举呢,感觉这不是重复了吗?对这点还不是很明白,难道有其他用途吗
    linuxer
    @anchen:如果在open /dev/mem这个device node的时候有O_SYNC,那么,随后的mmap创建的映射将是non cache的(对于ARM64的平台,其他的平台我没有看,我估计是类似的),也就是说,你通过OcmAddr地址更新DMA微码的时候,应该不会通过cache,而直接进入最终的设备地址。
    linuxer
    @西人:对于bounded类型的workqueue,其对应的pool_workqueue是per cpu的,如果系统中有N个cpu,那么就有N个pool_workqueue,一方面保存在workqueue->cpu_pwqs,此外,workqueue->pwqs链表中也会挂入N个pool_workqueue的节点。
    西人
    @linuxer:谢谢您的回答,另外我不理解的一点是: 就像您说的,“对于bounded类型的workqueue,其对应的pool_workqueue是per cpu的”,也就是此时的workqueue->cpu_pwqs是指向一个对应的pool_workqueue,那么此时的workqueue->pwqs这个链表中,是不是只有一个pool_workqueue,就是上面那个对应的pool_workqueue啊
    linuxer
    @西人:其实你问的问题是一个,只要能够理清workqueue、pool workqueue和worker thread pool以及worker thread之间的关系就OK了。 在过去(非CMWQ),内核抽象了workqueue、cpu workqueue和worker thread三个数据结构来完成对workqueue逻辑的控制。那时候,这三个数据结构的关系非常简单,cpu workqueue和worker thread是一一对应,而workqueue和cpu workqueue关系也非常简单,系统有多少个cpu,那么workqueue就拥有多少个cpu workqueue。为何有cpu workqueue?无它,唯性能尔。因此,对于一个workqueue的实例,其数据有两种,一种是全局的,例如workqueue的名字,这个和哪个cpu没有关系。还有有一些数据是per cpu的,例如:worker thread,work list。上面说的是通常意义的workqueue,实际上还有一种single thread workqueue,但是内核在内存分配的时候,不管是否是single thread workqueue,其对应的cpu workqueue数据结构总是per cpu分配的(没错,简直是浪费),当然,实际上对于single thread workqueue而言,我们只会使用其中之一。 来到CWMQ后,我们引入worker thread pool的概念,因此,workqueue只能看到worker thread pool这个层次,具体底层如何创建线程来处理work,它就不关心了。所以,在设计workqueue数据结构的时候,我们需要包括: (1)全局的数据成员,和哪一个worker thread pool没有关系。 (2)和worker thread pool相关的数据 如果workqueue和worker thread pool是一一对应的,那么struct workqueue_struct可以包括(1)和(2)中的成员,但是事实并非如此,一个workqueue可以对应多个worker thread pool,因此,(2)的那些数据成员被合成一个struct pool_workqueue的数据结构。 对于bounded类型的workqueue,其对应的pool_workqueue是per cpu的(参考cpu_pwqs成员),对于unbounded类型的workqueue,其对应pool_workqueue是per node的(参考pwqs和numa_pwq_tbl)。 BTW,我写文章的时候可能有些遣词不是那么规范,见谅,呵呵~~~

共7906条386/791上一页 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191 192 193 194 195 196 197 198 199 200 201 202 203 204 205 206 207 208 209 210 211 212 213 214 215 216 217 218 219 220 221 222 223 224 225 226 227 228 229 230 231 232 233 234 235 236 237 238 239 240 241 242 243 244 245 246 247 248 249 250 251 252 253 254 255 256 257 258 259 260 261 262 263 264 265 266 267 268 269 270 271 272 273 274 275 276 277 278 279 280 281 282 283 284 285 286 287 288 289 290 291 292 293 294 295 296 297 298 299 300 301 302 303 304 305 306 307 308 309 310 311 312 313 314 315 316 317 318 319 320 321 322 323 324 325 326 327 328 329 330 331 332 333 334 335 336 337 338 339 340 341 342 343 344 345 346 347 348 349 350 351 352 353 354 355 356 357 358 359 360 361 362 363 364 365 366 367 368 369 370 371 372 373 374 375 376 377 378 379 380 381 382 383 384 385 386387 388 389 390 391 392 393 394 395 396 397 398 399 400 401 402 403 404 405 406 407 408 409 410 411 412 413 414 415 416 417 418 419 420 421 422 423 424 425 426 427 428 429 430 431 432 433 434 435 436 437 438 439 440 441 442 443 444 445 446 447 448 449 450 451 452 453 454 455 456 457 458 459 460 461 462 463 464 465 466 467 468 469 470 471 472 473 474 475 476 477 478 479 480 481 482 483 484 485 486 487 488 489 490 491 492 493 494 495 496 497 498 499 500 501 502 503 504 505 506 507 508 509 510 511 512 513 514 515 516 517 518 519 520 521 522 523 524 525 526 527 528 529 530 531 532 533 534 535 536 537 538 539 540 541 542 543 544 545 546 547 548 549 550 551 552 553 554 555 556 557 558 559 560 561 562 563 564 565 566 567 568 569 570 571 572 573 574 575 576 577 578 579 580 581 582 583 584 585 586 587 588 589 590 591 592 593 594 595 596 597 598 599 600 601 602 603 604 605 606 607 608 609 610 611 612 613 614 615 616 617 618 619 620 621 622 623 624 625 626 627 628 629 630 631 632 633 634 635 636 637 638 639 640 641 642 643 644 645 646 647 648 649 650 651 652 653 654 655 656 657 658 659 660 661 662 663 664 665 666 667 668 669 670 671 672 673 674 675 676 677 678 679 680 681 682 683 684 685 686 687 688 689 690 691 692 693 694 695 696 697 698 699 700 701 702 703 704 705 706 707 708 709 710 711 712 713 714 715 716 717 718 719 720 721 722 723 724 725 726 727 728 729 730 731 732 733 734 735 736 737 738 739 740 741 742 743 744 745 746 747 748 749 750 751 752 753 754 755 756 757 758 759 760 761 762 763 764 765 766 767 768 769 770 771 772 773 774 775 776 777 778 779 780 781 782 783 784 785 786 787 788 789 790 791 下一页
Copyright @ 2013-2015 蜗窝科技 All rights reserved. Powered by emlog