编译乱序(Compiler Reordering)

作者：smcdef 发布于：2019-1-23 22:59 分类：内核同步机制

编译乱序(Compiler Reordering)

编译器（compiler）的工作就是优化我们的代码以提高性能。这包括在不改变程序行为的情况下重新排列指令。因为compiler不知道什么样的代码需要线程安全（thread-safe），所以compiler假设我们的代码都是单线程执行（single-threaded），并且进行指令重排优化并保证是单线程安全的。因此，当你不需要compiler重新排序指令的时候，你需要显式告诉compiler，我不需要重排。否则，它可不会听你的。本篇文章中，我们一起探究compiler关于指令重排的优化规则。

阅读全文>>

标签: barrier

评论(17) 浏览(17586)

perfbook memory barrier（14.2章节）中文翻译（下）

作者：linuxer 发布于：2016-1-11 19:26 分类：内核同步机制

终于完成了perfbook中所有关于memory barrier的内容了，站在当前的时间点上，回头看看翻译perfbook之前的我，那时候是多么的幼稚， 对memory barrier理解多么肤浅。当然，也许随着时间的流逝，5年之后才回头看看今天的我，也会发现：即便是通读了perfbook的memory barrier的内容，其实仍然肤浅，仍然没有理解其精髓。究其原因，一方面，学习的过程总是螺旋式上升的，在当前的技术背景下，我只能到达目前的状 态，要进一步提高，需要在计算机体系结构、编译原理……方面有所突破。另外一方面，技术在无情的进步，如果停在原地注定是会被淘汰的。

生命不息，奋斗不止，还是要象蜗牛一样慢慢前行……

阅读全文>>

标签: Memory barrier perfbook

评论(10) 浏览(12037)

Why Memory Barriers中文翻译（下）

作者：linuxer 发布于：2016-1-5 18:09 分类：内核同步机制

在上一篇why memory barriers文 档中，由于各种原因，有几个章节没有翻译。其实所谓的各种原因总结出一句话就是还没有明白那些章节所要表达的内容。当然，对于一个真正的热爱钻研的 linuxer，不理解的那些章节始终都是一块心病。终于，在一个月黑风高的夜晚，我发了一封邮件给perfbook的作者Paul，请其指点一二。果然 是水平越高越平易近人，很快，大神回复了，给出了一些他的意见，大意就是不必纠结于具体的细节，始终focus在几个基本的规则上就OK了。受此鼓舞，我 还是坚持把剩余章节翻译出来，于是形成了本文。

阅读全文>>

标签: Memory barrier

评论(16) 浏览(21520)

Why Memory Barriers？中文翻译（上）

作者：linuxer 发布于：2015-12-10 19:11 分类：内核同步机制

本文是对perfbook的附录C Why Memory Barrier的翻译，希望通过对大师原文的翻译可以弥补之前译者发布的关于memory barrier的一篇很拙劣的文章的遗憾。

本文的翻译不是一一对应的翻译，主要是领会精神，用自己的语言表述，最优先保证的是中文表述的流畅而不是和原文保持一致（希望可以做到）。由于水平有限，欢迎指正。

阅读全文>>

标签: Memory 内存屏障 barrier

评论(39) 浏览(49076)

Linux内核同步机制之（三）：memory barrier

作者：linuxer 发布于：2014-11-14 19:20 分类：内核同步机制

我记得以前上学的时候大家经常说的一个词汇叫做所见即所得，有些编程工具是所见即所得的，给程序员带来极大的方便。对于一个c程序员，我们的编写的 代码能所见即所得吗？我们看到的c程序的逻辑是否就是最后CPU运行的结果呢？很遗憾，不是，我们的“所见”和最后的执行结果隔着：

1、编译器

2、CPU取指执行

编 译器将符合人类思考的逻辑（c代码）翻译成了符合CPU运算规则的汇编指令，编译器了解底层CPU的思维模式，因此，它可以在将c翻译成汇编的时候进行优 化（例如内存访问指令的重新排序），让产出的汇编指令在CPU上运行的时候更快。然而，这种优化产出的结果未必符合程序员原始的逻辑，因此，作为程序员， 作为c程序员，必须有能力了解编译器的行为，并在通过内嵌在c代码中的memory barrier来指导编译器的优化行为（这种memory barrier又叫做优化屏障，Optimization barrier），让编译器产出即高效，又逻辑正确的代码。

CPU的核心思想就 是取指执行，对于in-order的单核CPU，并且没有cache（这种CPU在现实世界中还存在吗？），汇编指令的取指和执行是严格按照顺序进行的， 也就是说，汇编指令就是所见即所得的，汇编指令的逻辑被严格的被CPU执行。然而，随着计算机系统越来越复杂（多核、cache、 superscalar、out-of-order），使用汇编指令这样贴近处理器的语言也无法保证其被CPU执行的结果的一致性，从而需要程序员（看， 人还是最不可以替代的）告知CPU如何保证逻辑正确。

综上所述，memory barrier是一种保证内存访问顺序的一种方法，让系统中的HW block（各个cpu、DMA controler、device等）对内存有一致性的视角。

阅读全文>>

标签: Memory 内存屏障 barrier

评论(28) 浏览(73188)